



AVIS DE SOUTENANCE D'UNE THESE DE DOCTORAT

Le Doyen de la Faculté des Sciences a le plaisir d'informer le public qu'une soutenance de

thèse de Doctorat en

«**Physique et Application**»

aura lieu le 25/07/2024 à la Faculté des Sciences, Kénitra


La Thèse sera présentée par Mr EL BOUAZZAOUI ACHRAF

Sous le thème :

Architectures Adaptatives pour l'Apprentissage Automatique sur FPGA

Devant le jury composé de :

Nom et Prénom	Titre	Etablissement
MAZRI TOMADER	Président	ENSA, Kénitra
EL ABBASSI AHMED	Rapporteur	FST, Errachidia
EL MOUTAOUAKKIL ABDELMAJID	Rapporteur	Faculté des Sciences, El Jadida
MEZOUARI ABDELKADER	Rapporteur	EST, Kénitra
ADNANI YOUNES	Examineur	EST, Kénitra
BENLAFKIH ABDESSAMAD	Examineur	EST, Kénitra
MOUHIB OMAR	Co-Directeur de thèse	Faculté des Sciences, Kénitra
HADJOUJDA ABDELKADER	Directeur de thèse	Faculté des Sciences, Kénitra





Nom et Prénom : EL BOUAZZAOUI ACHRAF

Date de soutenance : 25/07/2024

Directeur de Thèse : HADJOUDDJA ABDELKADER

Sujet de thèse :

Architectures Adaptatives pour l'Apprentissage Automatique sur FPGA

Résumé:

Cette thèse explore l'intégration de l'apprentissage automatique avec l'accélération matérielle, en se concentrant sur l'utilisation des FPGA pour améliorer le traitement des données. Nous avons conçu des systèmes à multi-classificateurs, utilisant des approches de sélection dynamique, qui adaptent le choix des classificateurs en fonction des propriétés évolutives des données entrantes. Une évaluation comparative des architectures homogènes et hétérogènes a été réalisée, sur la base de plusieurs critères tels que la latence, la consommation énergétique, la précision de classification et l'utilisation des ressources matérielles. Les résultats montrent que ces architectures, grâce à leur adaptabilité et leur flexibilité, permettent une optimisation des performances pour diverses applications. Cette étude ouvre de nouvelles perspectives pour le développement de technologies avancées d'accélération matérielle adaptées au traitement d'algorithmes afférents à l'apprentissage automatique, capables de répondre aux besoins croissants de ce domaine.

Abstract:

This thesis investigates the integration of machine learning with hardware acceleration, emphasizing the use of FPGAs to enhance data processing capabilities. We have developed multi-classifier systems, specifically those employing dynamic selection methods, which adapt the choice of classifiers based on the evolving characteristics of incoming data. A comparative evaluation of homogeneous and heterogeneous architectures was conducted, considering factors such as latency, energy consumption, classification accuracy, and hardware resource utilization. The findings indicate that these architectures, due to their adaptability and reconfigurability, facilitate performance optimization for a variety of applications. This study opens new avenues for the development of advanced hardware acceleration technologies for machine learning processing, capable of addressing the increasing demands of this field.